home *** CD-ROM | disk | FTP | other *** search
/ CD Actual 22 / PC Actual CD 22.iso / linux / xfree86 / DOC / README.S3 < prev    next >
Encoding:
Text File  |  1998-01-07  |  22.0 KB  |  1,123 lines
  1.  
  2.  
  3.  
  4.  
  5.  
  6.  
  7.  
  8.  
  9.  
  10.             Information for S3 Chipset Users
  11.  
  12.                The XFree86 Project Inc.
  13.  
  14.                 15 January 1996
  15.  
  16.  
  17.  
  18. 1.  Supported hardware
  19.  
  20. The current S3 Server supports the following S3 chipsets: 911, 924, 801/805,
  21. 928, 732 (Trio32), 764 (Trio64), 864, 868, 964 and 968.  The S3 server will
  22. also recognise the 866, but it has not been tested with this chipset.  If you
  23. have any problems or success with these, please report it to us.
  24.  
  25. Nevertheless, this is not enough to support every board using one of these
  26. chipsets. The following list contains some data points on boards that are known
  27. to work.  If your card is similar to one of the described ones, chances are
  28. good it might work for you, too.
  29.  
  30.       S3 801/805, AT&T 20C490 (or similar) RAMDAC
  31.  
  32.            o Orchid Fahrenheit 1280+ VLB
  33.  
  34.            o Actix GE32
  35.  
  36.         8 and 15/16 bpp
  37.  
  38.         Note: Real AT&T20C490 RAMDACs should be automatically detected by
  39.         the server.  For others which are compatible, you need to provide a
  40.         `Ramdac "att20c490"' entry in your XF86Config.
  41.  
  42.         Real AT&T 20C490 or 20C491 RAMDACs work with the "dac_8_bit"
  43.         option.  Some clones (like the Winbond 82C490) do not.
  44.  
  45.         The Orchid Fahrenheit 1280+ VLB may require `Option "nolinear"'.
  46.  
  47.       S3 805 VLB, S3 GENDAC (RAMDAC + clock synthesizer)
  48.  
  49.            o MIRO 10SD (available for VLB and PCI) It is not known whether
  50.          all 10SDs use the S3 GENDAC.
  51.  
  52.         8 and 15/16 bpp
  53.  
  54.           ClockChip "s3gendac"
  55.           RamDac    "s3gendac"
  56.  
  57.  
  58.       S3 801/805, AT&T 20C490 RAMDAC, ICD2061A Clockchip
  59.  
  60.            o STB PowerGraph X.24 S3 (ISA)
  61.  
  62.  
  63.  
  64.  Information for S3 Chipset Users
  65.  
  66.  
  67.  
  68.  
  69.  
  70.  Information for S3 Chipset Users
  71.  
  72.  
  73.  
  74.         8 and 15/16 bpp
  75.  
  76.         Note: Real AT&T20C490 RAMDACs should be automatically detected by
  77.         the server.  For others which are compatible, you need to provide a
  78.         `Ramdac "att20c490"' entry in your XF86Config.
  79.  
  80.           ClockChip "icd2061a"
  81.           RamDac    "att20c490"
  82.           Option    "dac_8_bit
  83.  
  84.  
  85.       S3 805, Diamond SS2410 RAMDAC, ICD2061A Clockchip
  86.  
  87.            o Diamond Stealth 24 VLB
  88.  
  89.  
  90.         8 and 15bpp(*) only.
  91.  
  92.         requires `Option "nolinear"'
  93.  
  94.         (*) The SS2410 RAMDAC is reportedly compatible with the AT&T20C490
  95.         in 15bpp mode.  To make the server treat it as an AT&T20C490, you
  96.         need to provide a `Ramdac "att20c490"' entry in your XF86Config.
  97.  
  98.       S3 801/805, Chrontel 8391 Clockchip/Ramdac
  99.  
  100.            o JAX 8241
  101.  
  102.            o SPEA Mirage
  103.  
  104.  
  105.         8 and 15/16 bpp.
  106.  
  107.         The 8391 is compatible with the AT&T 20C490 RAMDAC
  108.  
  109.           ClockChip "ch8391"
  110.           Ramdac    "ch8391"
  111.           Option    "dac_8_bit"
  112.  
  113.  
  114.       S3 928, AT&T 20C490 RAMDAC
  115.  
  116.            o Actix Ultra
  117.  
  118.         8 and 15/16 bpp
  119.  
  120.         Note: Real AT&T20C490 RAMDACs should be automatically detected by
  121.         the server.  For others which are compatible, you need to provide a
  122.         `Ramdac "att20c490"' entry in your XF86Config.  Also, the server's
  123.         RAMDAC probe reportedly causes problems with some of these boards,
  124.         and a RamDac entry should be used to avoid the probe.
  125.  
  126.         Real AT&T 20C490 or 20C491 RAMDACs work with the "dac_8_bit"
  127.         option.  Some clones (like the Winbond 82C490) do not.
  128.  
  129.  
  130.  
  131.  
  132.  
  133.  
  134.  
  135.  
  136.  Information for S3 Chipset Users
  137.  
  138.  
  139.  
  140.       S3 928, Sierra SC15025 RAMDAC, ICD2061A Clockchip
  141.  
  142.            o ELSA Winner 1000 ISA/EISA (``TwinBus'', not Winner1000ISA!!)
  143.  
  144.            o ELSA Winner 1000 VL
  145.  
  146.         8, 15/16 and 24(32) bpp
  147.  
  148.         Supports 8bit/pixel RGB in 8bpp and gamma correction for 15/16 and
  149.         24bpp modes
  150.  
  151.         24 bpp might get ``snowy'' if the clock is near the limit of 30MHz.
  152.         This is not considered dangerous, but limits the usability of 24
  153.         bpp.
  154.  
  155.         D-step (or below) chips cannot be used with a line width of 1152;
  156.         hence the most effective mode for a 1 MB board is about 1088x800x8
  157.         (similar to 2 MB, 1088x800x16).
  158.  
  159.           ClockChip "icd2061a"
  160.  
  161.  
  162.       S3 928, Bt9485 RAMDAC, ICD2061A Clockchip
  163.  
  164.            o STB Pegasus VL
  165.  
  166.         8, 15/16 and 24(32) bpp
  167.  
  168.         Supports RGB with sync-on-green if "sync_on_green" option is pro-
  169.         vided and board jumper is set for BNC outputs.
  170.  
  171.         VLB linear addressing now occurs at 0x7FCxxxxx so that 64MB or more
  172.         main memory can be supported without losing linear frame buffer
  173.         access.
  174.  
  175.           ClockChip "icd2061a"
  176.           Option    "stb_pegasus"
  177.  
  178.  
  179.       S3 928, Bt485 RAMDAC, SC11412 Clockchip
  180.  
  181.            o SPEA Mercury 2MB VL
  182.  
  183.         8, 15/16 and 24(32) bpp
  184.  
  185.           ClockChip "SC11412"
  186.           Option    "SPEA_Mercury"
  187.  
  188.  
  189.       S3 928, Bt485 RAMDAC, ICD2061A Clockchip
  190.  
  191.            o #9 GXE Level 10, 11, 12
  192.  
  193.  
  194.  
  195.  
  196.  
  197.  
  198.  
  199.  
  200.  
  201.  
  202.  Information for S3 Chipset Users
  203.  
  204.  
  205.  
  206.         8, 15/16 and 24(32) bpp
  207.  
  208.           ClockChip "icd2061a"
  209.           Option    "number_nine"
  210.  
  211.  
  212.       S3 928, Ti3020 RAMDAC, ICD2061A Clockchip
  213.  
  214.            o #9 GXE Level 14, 16
  215.  
  216.         8, 15/16 and 24(32) bpp
  217.  
  218.         Supports RGB with sync-on-green
  219.  
  220.           ClockChip "icd2061a"
  221.           Option    "number_nine"
  222.  
  223.  
  224.       S3 864, AT&T20C498, ICS2494 Clockchip
  225.  
  226.            o MIRO 20SD (BIOS 1.xx)
  227.  
  228.         The ICS2494 is a fixed frequency clockchip, you have to use X
  229.         -probeonly (without a Clocks line in XF86Config) to get the correct
  230.         clock values.
  231.  
  232.         8, 15/16 and 24(32) bpp
  233.  
  234.       S3 864, AT&T20C498 or STG1700 RAMDAC, ICD2061A or ICS9161 Clockchip
  235.  
  236.            o Elsa Winner1000PRO VLB
  237.  
  238.            o Elsa Winner1000PRO PCI
  239.  
  240.            o MIRO 20SD (BIOS 2.xx)
  241.  
  242.            o Actix GraphicsENGINE 64 VLB/2MB
  243.  
  244.         8, 15/16 and 24(32) bpp
  245.  
  246.           ClockChip "icd2061a"
  247.  
  248.  
  249.       S3 864, 20C498 or 21C498 RAMDAC, ICS2595 Clockchip
  250.  
  251.            o SPEA MirageP64 2MB DRAM  (BIOS 3.xx)
  252.  
  253.         8, 15/16 and 24(32) bpp
  254.  
  255.         Clockchip support is still sometimes flaky and on some machines
  256.         problems with the first mode after startup of XF86_S3 or after
  257.         switching back from VT have been seen; switching to next mode with
  258.         CTRL+ALT+``KP+'' and back seems to solve this problem.
  259.  
  260.  
  261.  
  262.  
  263.  
  264.  
  265.  
  266.  
  267.  
  268.  Information for S3 Chipset Users
  269.  
  270.  
  271.  
  272.         Interlaced modes don't work correctly.
  273.  
  274.         Mirage P64 with BIOS 4.xx uses the S3 SDAC.
  275.  
  276.           ClockChip "ics2595"
  277.  
  278.  
  279.       S3 864, S3 86C716 SDAC RAMDAC and Clockchip
  280.  
  281.            o Elsa Winner1000PRO
  282.  
  283.            o MIRO 20SD (BIOS 3.xx)
  284.  
  285.            o SPEA MirageP64 2MB DRAM  (BIOS 4.xx)
  286.  
  287.            o Diamond Stealth 64 DRAM
  288.  
  289.         8, 15/16 and 24 bpp
  290.  
  291.       S3 864, ICS5342 RAMDAC and Clockchip
  292.  
  293.            o Diamond Stealth 64 DRAM (only some cards)
  294.  
  295.         8, 15/16 and 24 bpp
  296.  
  297.           ClockChip "ics5342"
  298.           Ramdac    "ics5342"
  299.  
  300.  
  301.       S3 864, AT&T21C498-13 RAMDAC, ICD2061A Clockchip
  302.  
  303.            o #9 GXE64 - PCI
  304.  
  305.         8, 15/16, 24(32) bpp
  306.  
  307.           ClockChip "icd2061a"
  308.           Option    "number_nine"
  309.  
  310.  
  311.       S3 964, AT&T 20C505 RAMDAC, ICD2061A Clockchip
  312.  
  313.            o Miro Crystal 20SV
  314.  
  315.         8, 15/16, 24(32) bpp
  316.  
  317.           ClockChip "icd2061a"
  318.           Ramdac    "att20c505"
  319.  
  320.  
  321.       S3 964, Bt485 RAMDAC, ICD2061A Clockchip
  322.  
  323.            o Diamond Stealth 64
  324.  
  325.         8, 15/16, 24(32) bpp
  326.  
  327.  
  328.  
  329.  
  330.  
  331.  
  332.  
  333.  
  334.  Information for S3 Chipset Users
  335.  
  336.  
  337.  
  338.           ClockChip "icd2061a"
  339.  
  340.  
  341.       S3 964, Bt9485 or AT&T 20C505 RAMDAC, ICS9161a Clockchip
  342.  
  343.            o SPEA Mercury 64
  344.  
  345.         8, 15/16, 24(32) bpp
  346.  
  347.           ClockChip "ics9161a"
  348.           Option    "SPEA_Mercury"
  349.  
  350.  
  351.       S3 964, Ti3020 RAMDAC, ICD2061A Clockchip
  352.  
  353.            o Elsa Winner2000PRO PCI
  354.  
  355.         8, 15/16, 24(32) bpp
  356.  
  357.           ClockChip "icd2061a"
  358.  
  359.  
  360.       S3 964, Ti3025 RAMDAC, Ti3025 Clockchip
  361.  
  362.            o Miro Crystal 40SV
  363.  
  364.            o #9 GXE64 Pro VLB
  365.  
  366.            o #9 GXE64 Pro PCI
  367.  
  368.         8 bpp, 15, 16 and 24(32) bpp
  369.  
  370.         There are some known problems with the GXE64 Pro support, including
  371.         some image shifting/wrapping at 15/16/24 bpp.
  372.  
  373.         We have found that #9 no longer support the GXE64 Pro at 1600x1200.
  374.         They do however have a new (and more expensive) board called the
  375.         GXE64Pro-1600 which uses a 220MHz RAMDAC instead of 135MHz part
  376.         used on the other boards.
  377.  
  378.       S3 764 (Trio64)
  379.  
  380.            o SPEA Mirage P64 (BIOS 5.xx)
  381.  
  382.            o Diamond Stealth 64 DRAM
  383.  
  384.            o #9 GXE64 Trio64
  385.  
  386.         8/15/16/24 bpp
  387.  
  388.         Note: The Trio64 has a builtin RAMDAC and clockchip, so the server
  389.         should work with all Trio64 cards, and there is no need to specify
  390.         the RAMDAC or clockchip in the XF86Config file.
  391.  
  392.  
  393.  
  394.  
  395.  
  396.  
  397.  
  398.  
  399.  
  400.  Information for S3 Chipset Users
  401.  
  402.  
  403.  
  404.       S3 732 (Trio32)
  405.  
  406.            o Diamond Stealth 64 DRAM SE
  407.  
  408.         8/15/16/24 bpp
  409.  
  410.         Note: The Trio32 has a builtin RAMDAC and clockchip, so the server
  411.         should work with all Trio32 cards, and there is no need to specify
  412.         the RAMDAC or clockchip in the XF86Config file.
  413.  
  414.       S3 868, S3 86C716 SDAC RAMDAC and Clockchip
  415.  
  416.            o ELSA Winner 1000AVI
  417.  
  418.            o Diamond Stealth Video DRAM
  419.  
  420.         8/15/16/24 bpp
  421.  
  422.       S3 868, AT&T 20C409 RAMDAC and Clockchip
  423.  
  424.            o ELSA Winner 1000AVI
  425.  
  426.         8/15/16/24 bpp
  427.  
  428.         Note: pixelmultiplexing is not supported yet, therefore limited
  429.         maximum dot clock for 8bpp (currently 67.5MHz, should be changed to
  430.         100MHz if pixmux isn't fixed prior to release)
  431.  
  432.       S3 968, Ti3026 RAMDAC, Ti3026 Clockchip
  433.  
  434.            o Elsa Winner 2000PRO/X-2 and /X-4 (Revsions <= F)
  435.  
  436.            o Elsa Winner 2000AVI-2 and -4
  437.  
  438.            o Diamond Stealth 64 VIDEO VRAM
  439.  
  440.         8/15/16/24 bpp
  441.  
  442.       S3 968, Ti3026 RAMDAC, ICS9161A Clockchip
  443.  
  444.            o Elsa Winner 2000PRO/X-2 and /X-4 (Revision G)
  445.  
  446.         8/15/16/24 bpp
  447.  
  448.         Note: clock doubling doesn't work, yet, therefore the maximum
  449.         usable dot clock is limited to about 120MHz.
  450.  
  451.       S3 964, IBM RGB 514/524/525/528 RAMDAC & Clockchip
  452.  
  453.            o Hercules Graphics Terminator 64
  454.  
  455.         8/15/16/24 bpp
  456.  
  457.  
  458.  
  459.  
  460.  
  461.  
  462.  
  463.  
  464.  
  465.  
  466.  Information for S3 Chipset Users
  467.  
  468.  
  469.  
  470.           s3RefClk   50
  471.           DACspeed  170
  472.           Option  "slow_vram"
  473.  
  474.  
  475.       S3 968, IBM RGB 514/524/525/528 RAMDAC & Clockchip
  476.  
  477.            o Genoa Genoa VideoBlitz III AV
  478.  
  479.                s3RefClk   50
  480.                DACspeed  170
  481.  
  482.  
  483.            o Hercules Graphics Terminator Pro 64
  484.  
  485.                s3RefClk   16
  486.                DACspeed  220
  487.  
  488.  
  489.  
  490.          This card may require the line:
  491.  
  492.                   Invert_VCLK "*" 0
  493.  
  494.  
  495.  
  496.          in each Display subsection.
  497.  
  498.            o STB Velocity 64
  499.  
  500.                s3RefClk   24
  501.                DACspeed  220
  502.  
  503.  
  504.            o Number Nine FX Motion 771
  505.  
  506.                s3RefClk   16
  507.                DACspeed  220
  508.  
  509.  
  510.  
  511.          This card may require the line:
  512.  
  513.                Invert_VCLK "*" 0
  514.  
  515.  
  516.  
  517.          in each Display subsection.
  518.  
  519.            o MIRO 80SV
  520.  
  521.                s3RefClk   16
  522.                DACspeed  250
  523.  
  524.  
  525.  
  526.  
  527.  
  528.  
  529.  
  530.  
  531.  
  532.  Information for S3 Chipset Users
  533.  
  534.  
  535.  
  536.         8/15/16/24 bpp
  537.  
  538.       ELSA Winner 2000PRO/X-8 (S3 968, 8MB VRAM, 220MHz for 32bpp)
  539.         The server has only been tested for "revision C" of this card
  540.         (guess the serial number should start with C, but not sure since
  541.         mine says  Ser.No. A-0000.000.000;)  which have an IBM RGB528A note
  542.         the A;  can't be probed though)
  543.  
  544.         depending on the mode line etc there may be some display distor-
  545.         tions like:
  546.  
  547.           1.  many long horizontal lines/stripes
  548.  
  549.           2.  pixel jitter or short horizontal stripes like snow all over
  550.           the screen
  551.  
  552.           3.  Like 2., but only when doing graphics ops (like opaque move
  553.           of windows).
  554.  
  555.           4.  additional pixel at the left display edge and some missing
  556.           pixels at the right edge.
  557.  
  558.         All of these problems can be fixed by small adjustments to the mode
  559.         line (best to run `xvidtune' and make these adjustments interac-
  560.         tively).  E.g., for the first three problems, shift the display
  561.         left or right a few steps.    For the last problem, increasing HSyn-
  562.         cEnd (making the hsync pulse longer) solves the problem.  In some
  563.         cases, a significant increase in the sync pulse width is needed,
  564.         and rarely, it needs to be shortened (by decreasing HSyncEnd).
  565.  
  566.         In rare cases, InvertVCLK and/or EarlySC may need to be adjusted,
  567.         followed by an adjustment of BlankDelay (see the bottom line of
  568.         xvidtune).
  569.  
  570.         If you see any of these problems, please contact
  571.         koenig@XFree86.org, and send details of:
  572.  
  573.            o Original mode showing the problem,
  574.  
  575.            o Tuned/fixed mode, including all flags from the bottom line of
  576.          xvidtune,
  577.  
  578.            o Colour depth used for this tuned mode line,
  579.  
  580.            o Full server startup output.
  581.  
  582.  
  583. 2.  16bpp and 32bpp
  584.  
  585. On 801/805 + AT&T490 Cards (like the Fahrenheit 1280+ VLB) only 15 and 16bpp
  586. are supported. 32bpp isn't available on this type of card. (There is a 24 bit
  587. mode under MS Windows, but it's not a 32bpp sparse mode but a real 3
  588. bytes/pixel mode).
  589.  
  590.  
  591.  
  592.  
  593.  
  594.  
  595.  
  596.  
  597.  
  598.  Information for S3 Chipset Users
  599.  
  600.  
  601.  
  602. 3.  List of Supported Clock Chips
  603.  
  604.      ICD2061A                     ==> ClockChip "icd2061a"
  605.      ICS9161A (ICD2061A compatible)         ==> ClockChip "ics9161a"
  606.      DCS2824-0 (Diamond, ICD2061A comp.)     ==> ClockChip "dcs2824"
  607.  
  608.      S3 86c708 GENDAC                 ==> ClockChip "s3gendac"
  609.      ICS5300 GENDAC (86c708 compatible)      ==> ClockChip "ics5300"
  610.  
  611.      S3 86c716 SDAC                 ==> ClockChip "s3_sdac"
  612.      ICS5342 GENDAC                 ==> ClockChip "ics5342"
  613.      STG 1703                     ==> ClockChip "stg1703"
  614.  
  615.      Sierra SC11412                 ==> ClockChip "sc11412"
  616.      ICS2595                     ==> ClockChip "ics2595"
  617.      TI3025                     ==> ClockChip "ti3025"
  618.      TI3026                     ==> ClockChip "ti3026"
  619.      IBM RGB 5xx                 ==> ClockChip "ibm_rgb5xx"
  620.  
  621.      Chrontel 8391                 ==> ClockChip "ch8391"
  622.  
  623.      AT&T 20C409           ==> ClockChip "att20c409"
  624.      AT&T 20C499 (untested)       ==> ClockChip "att20c499"
  625.  
  626.  
  627. 4.  List of Supported RAMDAC Chips
  628.  
  629. If you have a RAMDAC that is not listed here, be VERY careful not to overdrive
  630. it using XF86_S3. Better contact the XFree86 team first to verify that running
  631. XF86_S3 will not damage your board.
  632.  
  633. RAMDACs that are grouped together below are treated as compatible with each
  634. other as far as the server is concerned. For example, the server will report
  635. "bt485" when you actually specify RAMDAC "bt9485", or "s3_gendac" when you
  636. specify RAMDAC "ics5300".
  637.  
  638.  
  639.  
  640.  
  641.  
  642.  
  643.  
  644.  
  645.  
  646.  
  647.  
  648.  
  649.  
  650.  
  651.  
  652.  
  653.  
  654.  
  655.  
  656.  
  657.  
  658.  
  659.  
  660.  
  661.  
  662.  
  663.  
  664.  Information for S3 Chipset Users
  665.  
  666.  
  667.  
  668.      ATT20C409                     ==> RAMDAC "att20c409"
  669.  
  670.      ATT20C490                     ==> RAMDAC "att20c490"
  671.      ATT20C491                     ==> RAMDAC "att20c491"
  672.      CH8391                     ==> RAMDAC "ch8391"
  673.  
  674.      ATT20C498                     ==> RAMDAC "att20c498"
  675.      ATT21C498                     ==> RAMDAC "att21c498"
  676.  
  677.      ATT22C498                     ==> RAMDAC "att22c498"
  678.  
  679.      ATT20C505                     ==> RAMDAC "att20c505"
  680.  
  681.      BT485                     ==> RAMDAC "bt485"
  682.      BT9485                     ==> RAMDAC "bt9485"
  683.  
  684.      IBMRGB514                     ==> RAMDAC "ibm_rgb514"
  685.      IBMRGB525                     ==> RAMDAC "ibm_rgb525"
  686.  
  687.      IBMRGB524                     ==> RAMDAC "ibm_rgb524"
  688.      IBMRGB526                     ==> RAMDAC "ibm_rgb526"
  689.  
  690.      IBMRGB528                     ==> RAMDAC "ibm_rgb528"
  691.  
  692.      S3_GENDAC                     ==> RAMDAC "s3gendac"
  693.      ICS5300                     ==> RAMDAC "ics5300"
  694.  
  695.      S3_SDAC                     ==> RAMDAC "s3_sdac"
  696.      ICS5342                     ==> RAMDAC "ics5342"
  697.  
  698.      S3_TRIO32                     ==> RAMDAC "s3_trio32"
  699.  
  700.      S3_TRIO64                     ==> RAMDAC "s3_trio64"
  701.      S3_TRIO64                     ==> RAMDAC "s3_trio"
  702.  
  703.      SC11482                     ==> RAMDAC "sc11482"
  704.      SC11483                     ==> RAMDAC "sc11483"
  705.      SC11484                     ==> RAMDAC "sc11484"
  706.  
  707.      SC11485                     ==> RAMDAC "sc11485"
  708.      SC11487                     ==> RAMDAC "sc11487"
  709.      SC11489                     ==> RAMDAC "sc11489"
  710.  
  711.      SC15025                     ==> RAMDAC "sc15025"
  712.  
  713.      STG1700                     ==> RAMDAC "stg1700"
  714.  
  715.      STG1703                     ==> RAMDAC "stg1703"
  716.  
  717.      TI3020                     ==> RAMDAC "ti3020"
  718.  
  719.      TI3025                     ==> RAMDAC "ti3025"
  720.  
  721.      TI3026                     ==> RAMDAC "ti3026"
  722.  
  723.  
  724.  
  725.  
  726.  
  727.  
  728.  
  729.  
  730.  Information for S3 Chipset Users
  731.  
  732.  
  733.  
  734.      None of the above                 ==> RAMDAC "normal"
  735.  
  736. If you feel adventurous you could also open up your computer and have a peek at
  737. your RAMDAC. The RAMDAC is usually one of the larger chips (second or third
  738. largest chip that is NOT an EPROM) on the board.  The markings on it are usu-
  739. ally
  740.  
  741.        <Company logo>
  742.  
  743.        <company identifier><part number>-<speed grade>
  744.        <manufacturing week><manufacturing year>
  745.        <lot number><other funny numbers>
  746.  
  747. For example:
  748.  
  749.            @@
  750.            @@ AT&T
  751.  
  752.          ATT20C490-11
  753.           9339S ES
  754.            9869874
  755.  
  756. This is an AT&T 20C490 with a speed grade of 110 MHz. This would then mean that
  757. you put a `DacSpeed 110' line in your XF86Config file.    Be advised that some
  758. RAMDACs have different modes that have different limits. The manufacturer will
  759. always mark the chip naming the higher limits, so you should be careful.  The
  760. S3 server knows how to handle the limits for most of the RAMDACs it supports
  761. providing the DacSpeed is specified correctly.
  762.  
  763. Chips labeled -80 or -8  should use `DacSpeed 80' in the device section.
  764.  
  765.      S3 86C716-ME SDAC    ==>  DacSpeed 110
  766.      SC15025-8        ==>  DacSpeed  80
  767.      ATT20C490-80    ==>  DacSpeed  80
  768.  
  769.      IBM 8190429    ==>  DacSpeed 170
  770.      IBM 03H5428    ==>  DacSpeed 170
  771.      IBM 03H6447    ==>  DacSpeed 170
  772.      IBM 03H6448    ==>  DacSpeed 220
  773.      IBM 03H5319    ==>  DacSpeed 220
  774.      IBM 63G9902    ==>  DacSpeed 250
  775.  
  776.      IBM 37RGB514CF17    ==>  DacSpeed 170
  777.      IBM 37RGB524CF22    ==>  DacSpeed 220
  778.            ^^
  779.  
  780.  
  781. 5.  Additional Notes
  782.  
  783. Note that the Sierra SC1148{5,7,9} will not be distinguished from the Sierra
  784. SC1148{2,3,4} by the probe. The only difference between the two series as far
  785. as the server is concerned is that the {2,3,4} is capable of 15bpp, while the
  786. {5,7,9} is capable of 16bpp. So if you have a SC1148{5,7,9} and want to use
  787. 16bpp instead of 15bpp, you will have to specify a RAMDAC "sc11485" line as
  788.  
  789.  
  790.  
  791.  
  792.  
  793.  
  794.  
  795.  
  796.  Information for S3 Chipset Users
  797.  
  798.  
  799.  
  800. shown above.
  801.  
  802. Some RAMDACs (like the Ti3025) require some mode timing consideration for their
  803. hardware cursor to work correctly.  The Ti3025 requires that the mode have a
  804. back porch of at least 80 pixel-clock cycles.  A symptom of this not being cor-
  805. rect is the HW cursor being chopped off when positioned close to the right edge
  806. of the screen.
  807.  
  808.  
  809. 6.  Reference clock value for IBM RGB 5xx  RAMDACs
  810.  
  811. Cards with IBM RGB5xx RAMDACs use several different input frequencies for the
  812. clock synthesizer which can't be probed without some knowledge of the text mode
  813. clocks (which may be a wrong assumption if you're using non-standard text
  814. modes).  Here is the procedure you should use to find out the input frequency:
  815.  
  816. First run
  817.  
  818.      X -probeonly >& outfile
  819.  
  820. and check the output for the probed clock chip which might look like this:
  821.  
  822.      (--) S3: Using IBM RGB52x programmable clock (MCLK 66.000 MHz)
  823.      (--) S3: with refclock 16.000 MHz (probed 15.952 & 16.041)
  824.                 ^^^^^^    ^^^^^^^^^^^^^^^^^^^^^^
  825.  
  826. there will be a "good guessed" value which will be used and two probed values
  827. in brackets based on the 25MHz and 28MHz text clocks. This probing can only
  828. work if you run a normal 80x25 or 80x28 text mode!
  829.  
  830. The refclock values known so far are:
  831.  
  832.       STB Velocity 64       24 Mhz
  833.       Genoa VideoBlitz II AV   50 MHz
  834.       Hercules S3 964     50 MHz
  835.       Hercules S3 968     16 MHz
  836.       #9 Motion 771       16 MHz
  837.  
  838. depending on the quartz on your card and maybe other features like an addi-
  839. tional clock chip on the Genoa card (which as a 14.3MHz quartz).
  840.  
  841. If you claim that your card has a 16MHz clock, but it really uses 50MHz, all
  842. pixel clocks will be tripled and a 640x480 mode with 25MHz will use a 75MHz
  843. pixel clock, so be very careful.
  844.  
  845. If you found the right refclock, you should set it in the config file (device
  846. section) e.g. with
  847.  
  848.       s3RefClk  16
  849.  
  850.  
  851.  
  852. or
  853.  
  854.  
  855.  
  856.  
  857.  
  858.  
  859.  
  860.  
  861.  
  862.  Information for S3 Chipset Users
  863.  
  864.  
  865.  
  866.       s3RefClk  50
  867.  
  868.  
  869. so that that this value will be used even if you use another text mode and
  870. probing fails!
  871.  
  872.  
  873. 7.  How to avoid ``snowing'' display while performing graphics operations
  874.  
  875. For cards with the S3 Vision864 chip, there is an automatic correction which
  876. depends on the pixel clock and the memory clock MCLK at which the S3 chip oper-
  877. ates. For most clock chips this value can't be read (only the S3 SDAC allows
  878. reading the MCLK value so far), so this value has to be estimated and specified
  879. by the user (the default is 60 [MHz]).
  880.  
  881. With the new `s3MCLK' entry for your XF86Config file, now you can specify e.g.
  882.  
  883.       s3MCLK 55
  884.  
  885.  
  886. for a 55 MHz MCLK which will reduce snowing. Smaller MCLK values will reduce
  887. performance a bit so you shouldn't use a too low value (55 or 50 should be a
  888. good guess in most cases).
  889.  
  890. Below is a small shell script which might be useful to determine the approxi-
  891. mate value for MCLK (about +/- 1-2 MHz error). Before running this script you
  892. have to add the line
  893.  
  894.       s3MNadjust -31 255
  895.  
  896.  
  897. to the device section in your XF86Config file and restart X Windows.  With this
  898. option (which is for testing and debugging only) you'll get lots of disastrous
  899. display flickering and snowing, so it should be removed again immediately after
  900. running the test script below.
  901.  
  902. Running this script will use xbench and/or x11perf to run a test to determine
  903. the MLCK value, which is printed in MHz. Up to 4 tests are run, so you'll get
  904. up to 4 estimates (where the first might be the most accurate one).
  905.  
  906.  
  907.  
  908.  
  909.  
  910.  
  911.  
  912.  
  913.  
  914.  
  915.  
  916.  
  917.  
  918.  
  919.  
  920.  
  921.  
  922.  
  923.  
  924.  
  925.  
  926.  
  927.  
  928.  Information for S3 Chipset Users
  929.  
  930.  
  931.  
  932.      #!/bin/sh
  933.  
  934.      exec 2> /dev/null
  935.  
  936.      scale=2
  937.  
  938.      calc() {
  939.        m=`awk 'BEGIN{printf "%.'$scale'f\n",'"( $1 + $2 ) / $3; exit}" `
  940.        [ -z "$m" ] && m=` echo "scale=$scale; ( $1 + $2 ) / $3" | bc `
  941.        [ -z "$m" ] && m=` echo "$scale $1 $2 + $3 / pq" | dc `
  942.        echo $m
  943.      }
  944.  
  945.      run_xbench() {
  946.        r=` ( echo 1; echo 2; echo 3; echo 4 ) | xbench -only $1 | grep rate `
  947.        [ -z "$r" ] && return
  948.        cp="$2 $3"
  949.        set $r
  950.        calc $3 $cp
  951.      }
  952.  
  953.      run_x11perf() {
  954.        r=` x11perf $1 | grep trep | tr '(/)' '     ' `
  955.        [ -z "$r" ] && return
  956.        cp="$2 $3"
  957.        set $r
  958.        calc `calc 1000 0 $4` $cp
  959.      }
  960.  
  961.      run_x11perf "-rect500 -rop GXxor"       3.86  5.53  #  0 1  #    4.11    5.52  #
  962.      run_xbench invrects500           4.63  5.48  #  0 1  #    4.69    5.48  #
  963.  
  964.      run_x11perf "-rect500 -rop GXcopy"  -16.42 13.90  #  0 1  #  -14.99   13.88  #
  965.      run_xbench fillrects500          -7.81 13.57  #  0 1  #   -8.53   13.58  #
  966.  
  967.      exit
  968.  
  969.      Generated from XFree86: xc/programs/Xserver/hw/xfree86/doc/sgml/S3.sgml,v 3.37.2.1 1997/05/27 06:22:23 dawes Exp $
  970.  
  971.  
  972.  
  973.  
  974.  
  975.      $XConsortium: S3.sgml /main/14 1996/02/21 17:45:58 kaleb $
  976.  
  977.  
  978.  
  979.  
  980.  
  981.  
  982.  
  983.  
  984.  
  985.  
  986.  
  987.  
  988.  
  989.  
  990.  
  991.  
  992.  
  993.  
  994.  Information for S3 Chipset Users
  995.  
  996.  
  997.  
  998.  
  999.  
  1000.  
  1001.  
  1002.  
  1003.  
  1004.  
  1005.  
  1006.  
  1007.  
  1008.  
  1009.  
  1010.  
  1011.  
  1012.  
  1013.  
  1014.  
  1015.  
  1016.  
  1017.  
  1018.  
  1019.  
  1020.  
  1021.  
  1022.  
  1023.  
  1024.  
  1025.  
  1026.  
  1027.  
  1028.  
  1029.  
  1030.  
  1031.  
  1032.  
  1033.  
  1034.  
  1035.  
  1036.  
  1037.  
  1038.  
  1039.  
  1040.  
  1041.  
  1042.  
  1043.  
  1044.  
  1045.  
  1046.  
  1047.  
  1048.  
  1049.  
  1050.  
  1051.  
  1052.  
  1053.  
  1054.  
  1055.  
  1056.  
  1057.  
  1058.  
  1059.  
  1060.  
  1061.  
  1062.  
  1063.  
  1064.                    CONTENTS
  1065.  
  1066.  
  1067.  
  1068. 1. Supported hardware ....................................................... 1
  1069.  
  1070. 2. 16bpp and 32bpp .......................................................... 9
  1071.  
  1072. 3. List of Supported Clock Chips ........................................... 10
  1073.  
  1074. 4. List of Supported RAMDAC Chips .......................................... 10
  1075.  
  1076. 5. Additional Notes ........................................................ 12
  1077.  
  1078. 6. Reference clock value for IBM RGB 5xx  RAMDACs .......................... 13
  1079.  
  1080. 7. How to avoid ``snowing'' display while performing graphics operations ... 14
  1081.  
  1082.  
  1083.  
  1084.  
  1085.  
  1086.  
  1087.  
  1088.  
  1089.  
  1090.  
  1091.  
  1092.  
  1093.  
  1094.  
  1095.  
  1096.  
  1097.  
  1098.  
  1099.  
  1100.  
  1101.  
  1102.  
  1103.  
  1104.  
  1105.  
  1106.  
  1107.  
  1108.  
  1109.  
  1110.  
  1111.  
  1112.  
  1113.  
  1114.  
  1115.  
  1116.  
  1117.  
  1118.  
  1119.  
  1120.                        i
  1121.  
  1122.  
  1123.